特許
J-GLOBAL ID：201103075020716472
電子素子実装用パッケ-ジ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
石田 長七
公報種別：特許公報
出願番号（国際出願番号）：特願平1-063131
公開番号（公開出願番号）：特開平2-241050
特許番号：特許第2533929号
出願日： 1989年03月15日
公開日（公表日）： 1990年09月25日
請求項（抜粋）：
【請求項1】基板の表面の電子素子実装部の周囲に端部が位置するように多数本の回路を基板の表面に設け、電子素子を封止する樹脂の流れ止めのための枠体を電子素子実装部を囲む位置において各回路の上側に配設すると共に接着固定するようにした電子素子実装用パッケージにおいて、枠体を接着する位置における隣合う各回路の間隔を0.5mm以下に設定して成ることを特徴とする電子素子実装用パッケージ。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
