特許

J-GLOBAL ID：201103075173849560

半導体装置の作製方法

発明者： 山崎 舜平 ,  竹村 保彦
出願人/特許権者： 株式会社半導体エネルギー研究所
代理人 (4件)： 福田 賢三 ,  福田 伸一 ,  福田 武通 ,  加藤 恭介
公報種別：特許公報
出願番号（国際出願番号）：特願平11-220104
公開番号（公開出願番号）：特開2000-058860
特許番号：特許第3695573号
出願日： 1999年08月03日
公開日（公表日）： 2000年02月25日
請求項（抜粋）：

【請求項1】 絶縁表面を有する基板上に、アクティブマトリクス回路、該アクティブマトリクス回路を駆動するためのドライバー、メモリー、及びCPUが設けられた半導体装置の作製方法であって、 前記アクティブマトリクス回路は、LDD領域を有するNチャネル型薄膜トランジスタを有し、 前記ドライバー、前記メモリー、及び前記CPUは、それぞれLDD領域を有するNチャネル型薄膜トランジスタ、及びLDD領域を有するPチャネル型薄膜トランジスタを有し、 前記アクティブマトリクス回路のNチャネル型薄膜トランジスタと、前記ドライバー、前記メモリー、及び前記CPUのNチャネル型薄膜トランジスタ及びPチャネル型薄膜トランジスタの作製工程は、 前記絶縁表面を有する基板上に島状の半導体膜を形成し、 島状の半導体膜上に、ゲイト絶縁膜となる絶縁膜を形成し、 絶縁膜を介して島状の半導体膜上にゲイト電極を形成し、 絶縁膜をエッチングし、島状の半導体膜の表面の一部を露出させ、所定の形状のゲイト絶縁膜を形成し、 ゲイト絶縁膜及びゲイト電極をマスクにしたドーピングにより、島状の半導体膜にソース領域、ドレイン領域、及びLDD領域を形成することを有し、 前記エッチングにおいて、ゲイト絶縁膜は、ゲイト電極の幅よりも幅が広い形状にされ、 前記ドーピングにおいて、ゲイト絶縁膜を通じて島状の半導体膜に不純物を注入してLDD領域を形成することにより、LDD領域とソース領域との境界部、及びLDD領域とドレイン領域との境界部をゲイト絶縁膜の端部に一致させ、 前記ドライバー、前記メモリー、及び前記CPUそれぞれにおいて、当該Nチャネル型薄膜トランジスタのLDD領域の幅は、当該Pチャネル型薄膜トランジスタのLDD領域の幅よりも大きいことを特徴とする半導体装置の作製方法。

IPC (5件)：

H01L 21/336 ,  H01L 21/266 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/786

FI (5件)：

H01L 29/78 616 A ,  H01L 29/78 612 B ,  H01L 29/78 613 A ,  H01L 21/265 M ,  H01L 27/08 321 E