特許

J-GLOBAL ID：201103075415294941

マッチ認識特性を持つタイマ・チャンネル

発明者： ゲイリー・エル・ミラー ,  バーノン・ビー・ゴーラー ,  マリオ・ネミロブスキー ,  ダニエル・エヌ・デブリトー
出願人/特許権者： モトローラ・インコーポレーテッド
代理人 (1件)： 本城 雅則 (外1名)
公報種別：特許公告
出願番号（国際出願番号）：特願平1-210830
公開番号（公開出願番号）：特開平2-252010
出願日： 1989年08月17日
公開日（公表日）： 1990年10月09日
請求項（抜粋）：

【請求項1】デジタル・データ・プロセッサ及びタイマ・サブシステムから構成されるデジタル・データ処理装置において、前記タイマ・サブシステムは、さらに、第1マルチビット・タイミング基準信号を供給するフリーランニング・マルチビット・タイマと、入力および出力を有するマッチ・レジスタと、前記デジタル・データ・プロセッサの制御下でマルチビット・デジタル値をマッチ・レジスタに転送するマッチ・レジスタ・ロード手段と、前記マッチ・レジスタの出力に結合された第1入力,前記第1マルチビット・タイミング基準信号を受信するために結合された第2入力,及び,前記マッチ・レジスタに収容された前記マルチビット値と前記第1マルチビット・タイミング基準信号との間に予め定める関係が生じると比較信号を供給する出力を有するマルチビット比較器と、前記マルチビット比較器の出力に結合された第1入力,ディセーブル信号を受信するために結合された第2入力,及び,前記ディセーブル信号が活性でない間に前記マルチビット比較器の比較信号出力が活性になる場合マッチ認識信号を供給し、前記ディセーブル信号が活性である間に前記マルチビット比較器の比較信号出力が活性になる場合前記マッチ認識信号を供給しない出力を有するマッチ認識ラッチ論理と、前記マッチ認識ラッチ論理から前記マッチ認識信号を受信するために結合された入力,及び,前記デジタル・データ処理装置の外部端子に結合された出力を有し、前記マッチ認識信号の受信に応答して前記外部端子に予め選択された信号を供給するピン制御論理と、から構成され、前記マルチビット比較器は、前記第1マルチビット・タイミング基準信号が前記マッチ・レジスタに収容された前記マルチビット値に等しいかあるいはそれより大きい場合、前記比較信号を供給し、前記マッチ認識ラッチ論理の前記マッチ認識信号出力は、前記マッチ認識ラッチ論理の前記ディセーブル入力に結合され、前記マッチ・レジスタに収容された選択されたマルチ・ビット値は前記比較器によって供給される多くの比較信号を形成するが、前記外部端子に供給される前記予め選択された信号の単一の瞬時を形成することを特徴とするデジタル・データ処理装置。

IPC (1件)：

G06F 1/14

FI (1件)：

G06F 1/04 352 7165-5B

引用特許：

審査官引用 (1件)

• 特開昭58-048167