特許
J-GLOBAL ID：201103076163528673
パターン作成方法、マスクの製造方法および半導体デバイスの製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2009-210716
公開番号（公開出願番号）：特開2011-059513
出願日： 2009年09月11日
公開日（公表日）： 2011年03月24日
要約：
【課題】回路パターンを転写する際のプロセスマージンを確保しつつ、所望の回路パターンを基板上に転写できるよう補助パターンを適切に配置するパターン作成方法を提供すること。【解決手段】主パターン1Aと、主パターン1Aを基板上に転写するリソグラフィプロセスにより得られる基板上パターンの解像度を向上させる解像度向上SRAF2A,2Bと、リソグラフィプロセスによる解像度向上SRAF2A,2Bの基板上への転写性を抑制する転写抑制SRAF3A〜3Dと、を配置する。【選択図】図1
請求項（抜粋）：
第1のマスクパターンと、
前記第1のマスクパターンを基板上に転写するリソグラフィプロセスにより得られる基板上パターンの解像度を向上させる第1の補助パターンと、
前記リソグラフィプロセスによる前記第1の補助パターンの前記基板上への転写性を抑制する第2の補助パターンと、
を配置するステップを含むことを特徴とするパターン作成方法。
IPC (2件)：
FI (2件)：
G03F1/08 A
, H01L21/30 502P
