特許

J-GLOBAL ID：201103076279013972

選択信号生成回路、バス選択回路及び半導体記憶装置

発明者： 小澤 敬
出願人/特許権者： 富士通株式会社
代理人 (2件)： 恩田 博宣 ,  恩田 誠
公報種別：特許公報
出願番号（国際出願番号）：特願2000-337459
公開番号（公開出願番号）：特開2002-141790
特許番号：特許第4084918号
出願日： 2000年11月06日
公開日（公表日）： 2002年05月17日
請求項（抜粋）：

【請求項1】クロック信号とリセット信号とに基づいて、複数の出力信号から選択し選択信号として出力する選択信号生成部と、 電源投入に基づいて電源投入検出信号の出力を開始し、前記リセット信号が入力されるまで該電源投入検出信号を出力する電源投入検出回路と、 前記電源投入検出信号が出力されている間、前記複数の出力信号を所定レベルにクランプするクランプ回路と を備えたことを特徴とする選択信号生成回路。

IPC (3件)：

H03K 17/00 ( 200 6.01) ,  G06F 3/00 ( 200 6.01) ,  G11C 19/00 ( 200 6.01)

FI (3件)：

H03K 17/00 F ,  G06F 3/00 W ,  G11C 19/00 Z