特許
J-GLOBAL ID：201103076388972955
キャッシュ装置
発明者：
出願人/特許権者：
代理人 (1件)：
境 廣巳
公報種別：特許公告
出願番号（国際出願番号）：特願平1-094349
公開番号（公開出願番号）：特開平2-272655
出願日： 1989年04月14日
公開日（公表日）： 1990年11月07日
請求項（抜粋）：
【請求項1】論理空間アドレスと空間内相対アドレスとから構成される論理アドレスを格納する論理アドレスレジスタと、該論理アドレスレジスタの出力中の論理空間アドレスを入力として物理空間アドレスを出力するアドレス変換回路と、物理空間アドレスと空間内相対アドレスとを結合して得られる物理アドレスの一部分をアドレス,他の部分をディレクトリとして登録および検索を行うディレクトリ配列と、該ディレクトリ配列と同じアドレスによってデータの登録および検索を行うデータ配列と、前記ディレクトリ配列の出力と前記物理アドレスの一部分とを比較してキャッシュヒットを検出するヒット検出回路とを備えるキャッシュ装置において、前記アドレス変換回路の出力の物理空間アドレスを格納する物理空間アドレスレジスタと、該物理空間アドレスレジスタの出力の物理空間アドレスと前記アドレス変換回路から新たに出力される物理空間アドレスとを比較し、不一致の場合に実行抑止信号を出力する実行抑止信号生成回路とを有し、前記物理空間アドレスレジスタの出力の物理空間アドレスと前記論理アドレスレジスタの出力の一部分である空間内相対アドレスとを結合して前記ディレクトリ配列およびデータ配列のアドレスと前記ディレクトリ配列のディレクトリ部分とに使用する物理アドレスとする構成を有することを特徴とするキャッシュ装置。
IPC (2件)：
G06F 12/10 E 7608-5B
, G06F 12/08 310 Z 7608-5B
