特許

J-GLOBAL ID：201103076852370840

優先順位選択のための回路装置および方法

発明者： ロート、フレック ,  マルク、ポレート ,  カールハインツ、マタイス
出願人/特許権者： シーメンス、アクチエンゲゼルシヤフト
代理人 (1件)： 富村 潔
公報種別：特許公報
出願番号（国際出願番号）：特願平1-173864
公開番号（公開出願番号）：特開平2-059848
特許番号：特許第2767751号
出願日： 1989年07月04日
公開日（公表日）： 1990年02月28日
請求項（抜粋）：

【請求項1】中央処理装置(CPU)と、この中央処理装置(CPU)に中断要求をするN個の割込み源(Q1ないしQN)とを有する集積回路の優先順位選択のための回路装置において、a)各割込み源(Q1ないしQN)に周辺割込み節点(PIK2ないしPIKN)が対応付けられており、b)各周辺割込み節点(PIK1ないしPIKN)は、1つの共通の割込みバス(IB)を介して中央割込み節点(ZIK)に接続されており、c)中央割込み節点(ZIK)は中央処理装置(CPU)に接続されており、d)各周辺割込み節点(PIK1ないしPIKN)は、対応する優先順位値が記憶されている優先順位レジスタ(PR)を有し、e)優先順位選択は多段階的に行われ、f)各周辺割込み節点(PIK1ないしPIKN)は、各選択段階の間、優先順位レジスタ(PR)中に記憶されている優先順位値の一部分に対応してかつ割込みバス(IB)上の能動化信号に依存して、部分優先順位値を中央割込み節点(ZIK)に伝達する手段を含み、g)中央割込み節点(ZIK)は、1つの選択サイクル中でそれぞれ最高値の部分優先順位値の記憶のための手段を有し、h)後続の選択段階の間、先行の選択サイクル中で最高値の部分優先順位値と一致した周辺割込み節点(PIK1ないしPIKN)のみを能動化する手段が備えられ、i)中央割込み節点(ZIK)は、選択サイクルの間に得られたすべての部分優先順位値から優先順位値を形成するための手段を備えていることを特徴とする優先順位選択のための回路装置。

IPC (2件)：

G06F 13/26 ,  G06F 9/46 322

FI (2件)：

G06F 13/26 ,  G06F 9/46 322 G

引用特許：

審査官引用 (3件)

• 特開昭59-100930
  
• 特開昭60-214067
  
• 特開昭47-041541