導通試験方法

発明者：
出願人/特許権者：
代理人 (1件)：秋本正実
公報種別：特許公報
出願番号（国際出願番号）：特願平1-299789
公開番号（公開出願番号）：特開平3-160856
特許番号：特許第2554179号
出願日： 1989年11月20日
公開日（公表日）： 1991年07月10日
請求項（抜粋）：

【請求項1】時分割スイッチ装置であるメインスイッチと、通話路ハイウェイインタフェース用時分割スイッチであるサブスイッチおよび回線制御等を行うマイクロプロセッサであるTCを内蔵する端末インタフェース装置と、上記メインスイッチ制御およびTCを介してのサブスイッチ制御による交換接続や呼処理等を司どる中央制御プロセッサであるCPなどから構成される時分割交換機において、64kbps×n(n2)の高速端末データ変換接続を8ビット構成のタイムスロットをフレーム内で複数使用して実現する際に、送信部がサブスイッチの回線側つまりメインスイッチインタフェースの反対側よりマルチスロットを構成する各タイムスロットごとに重複することのない8ビットデータを256タイムスロット分のみ送出し、受信側では同様にサブスイッチの回線側にて上記256タイムスロットを検出して送信256バイトデータとの順序性も含めたパターンチェックを行い、交換機内のTSSI保証も含めたマルチスロットパスの検証を行うことを特徴とする導通試験方法。

IPC (3件)：

H04M 3/26 , H04Q 1/24 , H04Q 11/04

FI (3件)：

H04M 3/26 A , H04Q 1/24 , H04Q 11/04 L 9566-5G

前のページに戻る