特許

J-GLOBAL ID：201103077722658490

記憶装置

発明者： リチヤード・ワルター・フアーネイ ,  ゴードン・チヤールズ・ハーバツト ,  マイケル・パトリツク・ヴアシヨン
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレーション
代理人 (1件)： 合田 潔 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平1-297803
公開番号（公開出願番号）：特開平2-191053
特許番号：特許第2681398号
出願日： 1989年11月17日
公開日（公表日）： 1990年07月26日
請求項（抜粋）：

【請求項1】各々が複数のセクションを有する複数個の記憶位置グループを有するキャッシュ記憶装置と、どのセクションがCPUによって現在アクセスされているかを判定する第1判定手段と、各上記グループ内の上記セクションに対する上記CPUによるアクセスの相対的順序の表示を記憶するための、各上記グループ毎の別々の第1エントリと、どの上記セクションが上記CPUによるアクセスの間に変更されたかを示す表示を記憶するための、各上記セクションに対する別々にアドレス可能な第2エントリとを含む記憶アレイと、上記CPUにより現在アクセスされている上記セクションが、上記アクセスの間に変更されているかを判定する第2判定手段と、上記記憶アレイ及び上記第1及び第2判定手段に結合され、上記CPUによって現在アクセスされているセクションを含むグループに対応する上記記憶アレイの上記第1エントリを直接更新し、上記セクションが主メモリから読み取られてから少なくとも1度は変更されたことを示す表示を伴い且つ現在変更されているセクションに対応する上記記憶アレイ内の上記第2エントリを直接更新する記憶アレイ制御手段とを含み、上記記憶アレイ制御手段は、現在アクセスされているグループに対応する第1エントリのうちの所定の1ビットをセットすることにより、現在アクセスされているグループを示し、残りのビットをセットすることにより、現在アクセスされているセクションを示す記憶装置。

IPC (1件)：

G06F 12/12

FI (1件)：

G06F 12/12 A 7623-5B