特許
J-GLOBAL ID：201103079157200738
逓倍クロック発生回路
発明者：
出願人/特許権者：
代理人 (1件)：
三好 秀和
公報種別：特許公報
出願番号（国際出願番号）：特願2001-075934
公開番号（公開出願番号）：特開2002-280881
特許番号：特許第4371598号
出願日： 2001年03月16日
公開日（公表日）： 2002年09月27日
請求項（抜粋）：
【請求項1】入力クロックをM逓倍した出力クロックを生成する逓倍クロック発生回路であって、
出力クロックをM分周してフィードバッククロックを生成する分周器と、
入力クロックと、前記分周器で生成されたフィードバッククロックを受けて、入力クロックとフィードバッククロックとの位相を比較し、両クロックの位相の遅進に応じた出力信号を出力する位相比較器と、
出力クロックに同期して前記位相比較器の出力信号を取り込み保持し、保持した前記位相比較器の出力信号を出力するレジスタと、
前記レジスタの出力信号に基づいて、フィードバッククロックの単位サイクルにおける出力クロックをカウントし、カウント値をフィードバッククロックの前後の単位サイクルで比較し、比較結果、あるいは前記レジスタの出力信号とカウント値に応じて出力信号を出力する比較器と、
遅延制御信号に基づいて出力クロックを所定の単位遅延値の幅で遅延制御し、遅延制御された出力クロックを出力するオシレータと、
前記レジスタの出力信号及び前記比較器の出力信号に基づいて、出力クロックをカウントし、カウント値ならびに前記オシレータの単位遅延値とに応じた値だけフィードバッククロックの周期が短くなるように遅延制御信号を前記オシレータに出力し、あるいはカウント値ならびに前記オシレータの単位遅延値とに応じた値だけフィードバッククロックの周期が長くなるように遅延制御信号を前記オシレータに出力する制御オシレータと
を有することを特徴とする逓倍クロック発生回路。
IPC (4件)：
H03K 5/26 ( 200 6.01)
, G06F 1/08 ( 200 6.01)
, H03K 5/00 ( 200 6.01)
, H03L 7/08 ( 200 6.01)
H03K 5/26 Z
, G06F 1/04 320 B
, H03K 5/00 M
, H03L 7/08 K
, H03L 7/08 L
