特許

J-GLOBAL ID：201103079335119761

半導体装置の製造方法及び基板処理装置

発明者： 横川 貴史 ,  王 杰 ,  森谷 敦 ,  長内 理尚
出願人/特許権者： 株式会社日立国際電気
代理人 (4件)： 油井 透 ,  阿仁屋 節雄 ,  清野 仁 ,  福岡 昌浩
公報種別：公開公報
出願番号（国際出願番号）：特願2010-085439
公開番号（公開出願番号）：特開2011-216784
出願日： 2010年04月01日
公開日（公表日）： 2011年10月27日
要約：

【課題】成膜対象のシリコン基板の表面上に自然酸化膜が形成されている場合であっても、基板上にホウ素含有アモルファスシリコン膜を形成する際の成長遅れ時間を短縮させ、基板処理の生産性を向上させる。【解決手段】反応室201内に基板200を搬入する搬入工程と、前記反応室内にシリコン含有ガスのみを供給し前記基板上にシード層を形成する第1の成膜工程と、引き続き、前記反応室内にシリコン含有ガスとホウ素含有ガスとを供給し前記シード層上にホウ素含有アモルファスシリコン膜を形成する第2の成膜工程と、前記反応室内から前記基板を搬出する搬出工程と、を有する基板処理方法とする。【選択図】図2

請求項（抜粋）：

反応室内に基板を搬入する搬入工程と、 前記反応室内にシリコン含有ガスを供給し前記基板上にシード層を形成する第1の成膜工程と、 前記反応室内にシリコン含有ガスとホウ素含有ガスとを供給し前記シード層上にホウ素含有アモルファスシリコン膜を形成する第2の成膜工程と、 前記反応室内から基板を搬出する搬出工程と、を有する ことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/205 ,  C23C 16/24

FI (2件)：

H01L21/205 ,  C23C16/24

Fターム (40件)：

4K030AA03 ,  4K030AA06 ,  4K030AA07 ,  4K030AA18 ,  4K030BA26 ,  4K030BA30 ,  4K030BB03 ,  4K030BB13 ,  4K030CA12 ,  4K030DA09 ,  4K030EA05 ,  4K030EA06 ,  4K030FA10 ,  4K030GA06 ,  4K030LA15 ,  5F045AA06 ,  5F045AB04 ,  5F045AC01 ,  5F045AC15 ,  5F045AC19 ,  5F045AD07 ,  5F045AD08 ,  5F045AE17 ,  5F045AE19 ,  5F045AE21 ,  5F045AE23 ,  5F045AF03 ,  5F045AF08 ,  5F045AF14 ,  5F045BB01 ,  5F045BB08 ,  5F045DA53 ,  5F045DP19 ,  5F045DP28 ,  5F045DQ05 ,  5F045EE15 ,  5F045EE18 ,  5F045EF02 ,  5F045EF08 ,  5F045EK06