特許
J-GLOBAL ID：201103081550009459
強誘電体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：特許公報
出願番号（国際出願番号）：特願平11-317492
公開番号（公開出願番号）：特開2001-135077
特許番号：特許第3617615号
出願日： 1999年11月08日
公開日（公表日）： 2001年05月18日
請求項（抜粋）：
【請求項1】半導体トランジスターと強誘電体キャパシターとからなる記憶素子がマトリクス状に配置され、該半導体トランジスターのドレインに該強誘電体キャパシターの第1電極が接続され、該半導体トランジスターのソースに接続されたビット線と、該半導体トランジスターのゲートに接続されたワード線とが互いに交差して設けられ、該強誘電体キャパシターの第2電極に接続されたプレート線が該ワード線に平行に設けられている強誘電体記憶装置において、1本のワード線に対して2本以上の複数本のプレート線を有し、外部から入力されるROWアドレスを2つに分割して、一方のROWアドレス部分によりワード線を選択して該ROWアドレスよりも広い範囲のワード線を活性化させると共に、他方のROWアドレス部分によりプレート線を選択して活性化させ、全記憶素子の中からワード線およびプレート線の両方が活性化された記憶素子を選択する強誘電体記憶装置。
IPC (2件)：
FI (2件)：
G11C 11/22 501 L
, H01L 27/10 451
