特許
J-GLOBAL ID：201103083038214264
ループ制御回路とループバック制御装置
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
山下 穣平
公報種別：特許公報
出願番号（国際出願番号）：特願平11-230558
公開番号（公開出願番号）：特開2001-045037
特許番号：特許第3347102号
出願日： 1999年08月17日
公開日（公表日）： 2001年02月16日
請求項（抜粋）：
【請求項1】 上りデータに重ねて下りデータを折り返すループ制御回路において、複数のタイムスロットから成るフレームと、当該フレームの先頭位置にフレームパルスを発生するフレームパルスと、折り返しデータの先頭タイムスロットとそれに続く必要なタイムスロット数と前記折り返しデータに加わる元からのデータの先頭タイムスロットとそれに続く必要なタイムスロット数とをフレーム情報とを入力するバッファ制御部と、該バッファ制御部からの書込アドレスと読出アドレスを受けて前記折り返しデータを書き込み及び読み出すバッファと、前記バッファ制御部の選択制御信号により、前記元からのデータと前記折り返しデータとの何れかを選択するセレクタとを備え、前記フレーム情報に従って、前記元からのデータから前記折り返しデータとを前記フレームパルスに同期して折り返すことを特徴とするループ制御回路。
IPC (1件)：
FI (1件)：
前のページに戻る
