特許

J-GLOBAL ID：201103083695887724

半導体装置

発明者： 小寺 純 ,  野々山 茂 ,  竹村 康司
出願人/特許権者： パナソニック株式会社
代理人 (1件)： 新居 広守
公報種別：公開公報
出願番号（国際出願番号）：特願2009-286978
公開番号（公開出願番号）：特開2011-129722
出願日： 2009年12月17日
公開日（公表日）： 2011年06月30日
要約：

【課題】ワイヤボンディング接続されるパッケージに搭載される場合のワイヤ長を短くできる半導体装置を提供する。【解決手段】本発明に係る半導体装置100は、シリコン基板103の内部素子領域153に形成された複数の素子と、シリコン基板103上に形成される配線層120と、配線層120を貫通し、内部素子領域153を囲む環状のシールリング101と、内部素子領域153の上方、かつ、配線層120上に形成され、複数の素子に含まれる第1素子と接続されるパッド102と、シールリング101上に形成され、当該シールリング101と接続されたパッド102aとを備える。また、シールリング101は、複数の素子に含まれる第2素子と接続されている。【選択図】図2

請求項（抜粋）：

基板と、 前記基板の素子領域に形成された複数の素子と、 前記基板上に形成され、複数の層間絶縁膜及び複数の配線が積層された配線層と、 前記層間絶縁膜を貫通し、前記配線同士又は前記配線と前記素子とを接続するビアコンタクトと、 前記配線層を貫通し、前記素子領域を囲む環状のシールリングと、 前記素子領域の上方、かつ、前記配線層上に形成され、前記複数の素子に含まれる第1素子と前記配線及び前記ビアコンタクトを介して接続される第1パッドと、 前記シールリング上に形成され、当該シールリングと接続された第2パッドとを備え、 前記シールリングは、前記複数の素子に含まれる第2素子と前記配線及び前記ビアコンタクトを介して接続されている 半導体装置。

IPC (2件)：

H01L 23/52 ,  H01L 21/320

FI (2件)：

H01L21/88 S ,  H01L21/88 T

Fターム (29件)：

5F033HH08 ,  5F033HH11 ,  5F033HH19 ,  5F033JJ01 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ19 ,  5F033KK01 ,  5F033KK08 ,  5F033KK11 ,  5F033KK19 ,  5F033MM01 ,  5F033MM02 ,  5F033MM21 ,  5F033MM23 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ37 ,  5F033QQ48 ,  5F033UU04 ,  5F033VV00 ,  5F033VV07 ,  5F033WW00 ,  5F033XX00 ,  5F033XX17