特許
J-GLOBAL ID:201103084814290886

ライトアフターライトデータハザードにより生じるエラーを効率的に防止するためのスーパースケーラ処理システム及び方法

発明者:
出願人/特許権者:
代理人 (2件): 古谷 聡 ,  溝部 孝彦
公報種別:特許公報
出願番号(国際出願番号):特願2000-269770
公開番号(公開出願番号):特開2001-092660
特許番号:特許第3659877号
出願日: 2000年09月06日
公開日(公表日): 2001年04月06日
請求項(抜粋):
【請求項1】第1の記憶位置に書き込みを行う第1の命令と該第1の記憶位置に書き込みを行う第2の命令とを含む複数の命令を並列に実行するよう構成された複数のパイプラインと、該パイプラインによる前記命令の実行に応じてデータを探索するよう構成されたメモリインタフェイスであって、該データを取り出して該データを前記命令により識別される記憶位置へ書き込むよう構成されている、メモリインタフェイスと、前記第1の記憶位置から読み出しを行う介在命令が前記第1の命令と前記第2の命令との間に存在するか否かを検出するよう構成された制御機構であって、かかる介在命令が全く存在しないことを検出した場合に前記メモリインタフェイスへ取り消し要求を送信するよう構成されている、制御機構とを備えており、前記メモリインタフェイスが、前記取り消し要求に応じて、前記第1の命令の実行に応じて特定の一組のデータの探索を開始した後に該探索の結果が前記第1の記憶位置に全く書き込まれないことを確実にするよう構成されている、スーパースケーラ処理システム。
IPC (1件):
G06F 9/38
FI (1件):
G06F 9/38 350 A

前のページに戻る