特許

J-GLOBAL ID：201103084865897106

半導体装置の製造方法

発明者： 間下 浩充 ,  小谷 敏也 ,  向井 英史
出願人/特許権者： 株式会社東芝
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2009-276701
公開番号（公開出願番号）：特開2011-119536
出願日： 2009年12月04日
公開日（公表日）： 2011年06月16日
要約：

【課題】パターン不良を抑制することが可能な半導体装置の製造方法を提供する。【解決手段】被加工膜上に、ラインアンドスペース部と前記ラインアンドスペース部の外側に形成された第一のパターンとを有する第二のパターンを形成し、側壁パターンを前記第二のパターンの側壁に形成し、前記第一のパターンの側壁のうち、前記ラインアンドスペース部と反対側の側壁に形成された側壁パターンを除去し、前記第一のパターンの側壁のうち、前記ラインアンドスペース部と対向する側の側壁に形成された側壁パターンに基づき、回路パターンを形成する。【選択図】 図1

請求項（抜粋）：

被加工膜上に、ラインアンドスペース部と前記ラインアンドスペース部の外側に形成された第一のパターンとを有する第二のパターンを形成する工程と、 側壁パターンを前記第二のパターンの側壁に形成する工程と、 前記第一のパターンの側壁のうち、前記ラインアンドスペース部と反対側の側壁に形成された側壁パターンを除去する工程と、 前記第一のパターンの側壁のうち、前記ラインアンドスペース部と対向する側の側壁に形成された側壁パターンに基づき、回路パターンを形成する工程と、 を備えることを特徴とする半導体装置の製造方法。

IPC (7件)：

H01L 21/320 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/10 ,  H01L 21/306

FI (5件)：

H01L21/88 B ,  H01L27/10 434 ,  H01L29/78 371 ,  H01L27/10 481 ,  H01L21/302 105A

Fターム (40件)：

5F004AA09 ,  5F004EA40 ,  5F004EB02 ,  5F033HH04 ,  5F033MM21 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ19 ,  5F033QQ28 ,  5F033RR06 ,  5F033RR13 ,  5F033SS04 ,  5F033SS11 ,  5F033VV06 ,  5F033VV16 ,  5F033XX03 ,  5F083EP02 ,  5F083EP17 ,  5F083EP22 ,  5F083EP32 ,  5F083EP76 ,  5F083ER23 ,  5F083GA09 ,  5F083GA27 ,  5F083LA11 ,  5F083LA16 ,  5F083PR01 ,  5F083PR06 ,  5F083PR07 ,  5F083PR10 ,  5F083ZA01 ,  5F083ZA28 ,  5F101BA01 ,  5F101BA41 ,  5F101BB02 ,  5F101BD22 ,  5F101BD33 ,  5F101BE07 ,  5F101BH19 ,  5F101BH21