特許

J-GLOBAL ID：201103085637198202

半導体集積回路

発明者： 本田 隆
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 大垣 孝
公報種別：特許公報
出願番号（国際出願番号）：特願平11-285898
公開番号（公開出願番号）：特開2001-110992
特許番号：特許第3423904号
出願日： 1999年10月06日
公開日（公表日）： 2001年04月20日
請求項（抜粋）：

【請求項1】 入力パッドと初段入力ゲートとの間に入力回路が設けられ、この入力回路が、前記入力パッドの電位によって、この入力パッドに対するボンディングの有無を判定する判定部と、この判定部が「ボンディング無し」と判断したときは前記初段入力ゲートに対して第1レベルの電位を出力し、前記判定部が「ボンディング有り」と判断したときは前記初段入力ゲートと前記入力パッドとを接続する切り換え部とを備える半導体集積回路であって、前記判定部が、制御電極が、電源投入直後は前記第1レベルの電位を入力し且つ電源投入から所定時間を経過した後は第2レベルの電位を入力する初期化リセット信号用パッドに接続され、且つ、第1主電極が、前記第1レベルの電位を供給する第1電源に接続された、第1導電型の第1トランジスタと、制御電極が、第2インバータを介して前記第1トランジスタの第2主電極に接続され、第1主電極が、前記第1電源に接続され、且つ、第2主電極が、前記第1トランジスタの前記第2主電極に接続された、第1導電型の第2トランジスタと、制御電極が、第1インバータを介して前記初期化リセット信号用パッドに接続され、第1主電極が、前記第2レベルの電位を供給する第2電源に接続され、且つ、第2主電極が、前記入力パッドに接続された、第2導電型の第3トランジスタと、制御電極が、前記入力パッドに接続され、第1主電極が、前記第2電源に接続され、且つ、第2主電極が、前記第1、第2トランジスタの前記第2主電極に接続された、第2導電型の第4トランジスタと、制御電極が、前記第2インバータの出力端子に接続され、第1主電極が、前記第2電源に接続され、且つ、第2主電極が、前記第1、第2トランジスタの前記第2主電極に接続された、第2導電型の第5トランジスタと、を備えることを特徴とする半導体集積回路。

IPC (2件)：

H01L 21/822 ,  H01L 27/04

FI (2件)：

H01L 27/04 E ,  H01L 27/04 M

引用特許：

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平7-028442   出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社