特許

J-GLOBAL ID：201103086712222269

強誘電体メモリ及びその製造方法

発明者： 尾崎 徹
出願人/特許権者： 株式会社東芝
代理人 (7件)： 三好 秀和 ,  岩▲崎▼ 幸邦 ,  川又 澄雄 ,  中村 友之 ,  伊藤 正和 ,  高橋 俊一 ,  高松 俊雄
公報種別：特許公報
出願番号（国際出願番号）：特願2000-087388
公開番号（公開出願番号）：特開2001-274350
特許番号：特許第4357076号
出願日： 2000年03月27日
公開日（公表日）： 2001年10月05日
請求項（抜粋）：

【請求項1】 半導体基板上に形成された複数のメモリセルトランジスタと、 前記メモリセルトランジスタのソース/ドレイン領域にそれぞれ接触する形で設けられたプラグ電極と、 前記メモリセルトランジスタのソース/ドレイン領域の一方のプラグ電極上に形成された第1の下部電極と上部電極との間に強誘電体膜を設けたサンドイッチ積層構造の強誘電体キャパシタと、 前記ソース/ドレイン領域の他方に接続されたプラグ電極の上部に形成された第2の下部電極と、 前記上部電極と前記第2の下部電極とを接続する配線層とを備えたことを特徴とする強誘電体メモリ。

IPC (3件)：

H01L 27/10 ( 200 6.01) ,  H01L 21/8242 ( 200 6.01) ,  H01L 27/108 ( 200 6.01)

FI (3件)：

H01L 27/10 451 ,  H01L 27/10 621 Z ,  H01L 27/10 651