特許
J-GLOBAL ID：201103087497329665
画像処理装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平1-008013
公開番号（公開出願番号）：特開平2-187875
特許番号：特許第2659783号
出願日： 1989年01月17日
公開日（公表日）： 1990年07月24日
請求項（抜粋）：
【請求項1】画像メモリに読込まれたラベリング画像データをクロックに同期して演算器に読出して処理し、処理結果を該画像メモリに書込むパイプライン演算型画像処理装置において、前記画像メモリから読出される画像データを前記クロックの1.5クロック分遅延させる遅延回路と、前記演算器から前記クロックに同期して続けて出力される画像データの一致を検出する一致検出回路と、前記遅延回路にて遅延する前の画像データと遅延後の画像データを前記読出しクロックのハイレベル時とロウレベル時とで切換えて、演算結果格納用結果メモリにアドレスとして入力することにより、濃度の異なる対象画像毎に演算結果を切換えるデータ切換回路と、前記クロック又は画像有効信号をカウントし、前記結果結果メモリに読込まれた画像データの前記画像メモリ上での縦又は横方向の座標値を示すカウンタと、前記結果メモリに格納された画像データと前記カウンタのカウント値を加算し、ラベル毎の座標値を累計することにより画像データのモーメントを計算して前記結果メモリに格納する加算回路と、前記加算回路に対し、該加算回路の出力と前記結果メモリからの読出しデータとを切換えて入力する加算切換回路と、前記一致検出回路の検出信号に応じて前記結果メモリに対する画像データの読出し、書込みの制御及び前記加算切換回路の切換えを行なうメモリ制御回路とを具備してなることを特徴とする画像処理装置。
IPC (2件)：
FI (2件)：
G06F 15/70 350 A
, G06F 15/66 L
