特許
J-GLOBAL ID：201103087841133813
高精度DA変換回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
前田 弘
公報種別：特許公報
出願番号（国際出願番号）：特願平11-362747
公開番号（公開出願番号）：特開2001-177410
特許番号：特許第3281621号
出願日： 1999年12月21日
公開日（公表日）： 2001年06月29日
請求項（抜粋）：
【請求項1】 nビットのデジタル入力コードのうち、上位の一部のi(i<n)ビット信号が入力し、これをDA変換した第1の電圧を第1のバッファーを介して第1の出力ノードに出力し、同時にDA変換した第2の電圧を第2のバッファーを介して第2の出力ノードに出力するための上位DA変換回路部と、前記上位DA変換回路部の第1の出力ノード電圧及び第2の出力ノード電圧をR-2Rラダー型回路の基準電圧とするとともに前記nビットのデジタル入力コードのうちの残りの下位j(j<n,j=n-i)ビットをDA変換し第3の出力ノードに出力するための下位DA変換回路部と、前記nビットのデジタル入力コードのDA変換出力である前記第3の出力ノードの電圧を前記nビットのデジタル入力コードの値に応じて選択的にサンプルホールドするためのサンプルホールド部と、前記サンプルホールドされたDA変換出力電圧を、任意の電圧を中心にゲイン倍するための出力部とを備えたデジタル・アナログ変換回路であって、前記上位DA変換回路部は、各々印加される第1の基準電圧と第2の基準電圧との間にそれぞれの抵抗値が等しい2i個の抵抗素子が直列に接続された抵抗ストリング部と、前記各抵抗素子間接続ノードの隣接する電圧を同時にかつ選択的に取り出すための選択回路部と、前記抵抗ストリング部の接続ノードのうち隣接しない複数のノードが同時に選択されることを回避するための手段とを備えたことを特徴とするデジタル・アナログ変換回路。
IPC (2件)：
FI (2件)：
引用特許：
前のページに戻る
