特許
J-GLOBAL ID：201103088142913532
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (3件)：
宮崎 昭夫
, 石橋 政幸
, 緒方 雅昭
公報種別：公開公報
出願番号（国際出願番号）：特願2010-008999
公開番号（公開出願番号）：特開2011-151061
出願日： 2010年01月19日
公開日（公表日）： 2011年08月04日
要約：
【課題】3次元レイアウトトランジスタにおいて、隣接するピラー間のビットラインを1本にして、微細化を図る。【解決手段】隣接した第1および第2の半導体ピラー間に第1の絶縁膜7を介して形成されたビットライン8と、第1の半導体ピラーの側面および第1のビットライン上に形成され、第1のビットラインと第1の半導体ピラーとを電気的に接続する導電体10と、を備える半導体装置の製造方法において、導電体10を接続する第1の半導体ピラーの側面の第1の絶縁膜7を除去するため、第2の半導体ピラー側面に保護膜を残し、ビットライン8上の第1の絶縁膜7を選択的に除去する、あるいは第2の半導体ピラー側面に保護膜を残す際にビットライン8上の第1の絶縁膜7を除去する。【選択図】図8
請求項（抜粋）：
第1の溝によって分離された第1及び第2の半導体フィンを形成する工程と、
前記第1および第2の半導体フィンの側面にサイドウォール膜を形成する工程と、
前記サイドウォール膜をマスクにして前記第1の溝の底に第2の溝を形成する工程と、
前記第2の溝の表面に酸化シリコン膜を形成する工程と、
前記酸化シリコン膜によって側面と底面が囲まれたビットラインを形成する工程と、
前記ビットライン上の第1と第2の溝を有機膜で埋めてから、ビットラインを接続しない第2の半導体フィン側面の有機膜を残留させるとともに、ビットラインを接続する第1の半導体フィン側面の有機膜を除去して、前記酸化シリコン膜の一部と前記ビットライン表面の少なくとも一部を露出させる工程と、
前記残留させた有機膜をエッチングマスクにして前記露出した酸化シリコン膜を不活性ガスイオンの照射下に窒素と水素とフッ素を含む混合ガスを用いてエッチングし、前記第1の半導体フィンの一部表面を露出する工程と、
前記第1の半導体フィンの露出部と前記ビットラインの露出部とを電気的に接続する導電体を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 27/108
, H01L 21/824
H01L27/10 671A
, H01L27/10 681A
, H01L27/10 681B
5F083AD03
, 5F083KA07
, 5F083LA12
, 5F083LA16
, 5F083PR03
, 5F083PR05
, 5F083PR39
, 5F083PR40
