特許

J-GLOBAL ID：201103088320933798

半導体記憶装置の自己テスト回路及び自己テスト方法

発明者： 庄司 俊哉
出願人/特許権者： NECマイクロシステム株式会社
代理人 (1件)： 机 昌彦 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願2000-070112
公開番号（公開出願番号）：特開2001-256799
特許番号：特許第3495308号
出願日： 2000年03月14日
公開日（公表日）： 2001年09月21日
請求項（抜粋）：

【請求項1】 カラム選択方式半導体記憶装置の自己テスト回路において、高速クロック発生回路からのクロックを入力としたアドレス発生カウンタ回路により発生されたアドレス信号により、読み出し速度の一番遅いRAMセルを含む2つのビット線上及び2つのワード線上の4つのRAMセルを選択し、前記アドレス信号の最下位と最上位の信号からライトイネーブル信号を内部発生することで、前記4つのRAMセルを連続して読書きすることを特徴とする半導体記憶装置の自己テスト回路。

IPC (5件)：

G11C 29/00 671 ,  G01R 31/28 ,  G06F 11/22 350 ,  G06F 12/16 330 ,  G11C 11/413

FI (6件)：

G11C 29/00 671 B ,  G06F 11/22 350 F ,  G06F 12/16 330 A ,  G01R 31/28 B ,  G01R 31/28 V ,  G11C 11/34 341 D