特許
J-GLOBAL ID：201103088422374939
高チューニング性CMOS遅延素子
発明者：
,
出願人/特許権者：
代理人 (1件)：
川原田 一穂
公報種別：特許公報
出願番号（国際出願番号）：特願平11-332772
公開番号（公開出願番号）：特開2000-165201
特許番号：特許第3119653号
出願日： 1999年11月24日
公開日（公表日）： 2000年06月16日
請求項（抜粋）：
【請求項1】 負荷トランジスター(M2,M5)を含む差動増幅器(M15,M8,M2,M6,M5)に基づいたCMOS遅延素子のチューニング可能範囲を拡張する方法であって、該負荷トランジスター(M2,M5)は、第1のドーピング型であり、それぞれゲート・バイアス・トランジスター(M21,M22)及びフィードバック・トランジスター(M3,M4)に接続され、前記ゲート・バイアス・トランジスター(M21,M22)は、それぞれソースフォロワー構成にて接続され且つ第2のドーピング型であり、前記フィードバック・トランジスター(M3,M4)も、第2のドーピング型であり且つ負荷トランジスター(M2,M5)の各々により形成される正インピーダンスに並列に負インピーダンスを形成し、前記負荷トランジスター(M2,M5)と前記フィードバック・トランジスター(M3,M4)は、導入される遅延が変化する際反対方向に変化し得るそれぞれのバイアス電流(Ip,In)によりバイアスが加えられる、上記方法において、ソースフォロワー構成にて接続された上記トランジスターは、バイアス電流(Ic)によりバイアスが加えられ、該バイアス電流(Ic)も、負荷トランジスター(M2,M5)のインピーダンスが変化するように変化させ、また、負荷トランジスター(M2,M5)のバイアス電流(Ip)を、フィードバック・トランジスター(M3,M4)のバイアス電流(In)の最大値より大きい最大値に到達するように変え、それにより、負荷トランジスター(M2,M5)及びフィードバック・トランジスター(M3,M4)の上記バイアス電流(Ip,In)の総和を、導入される遅延の減少又は増加に伴って実質的に直線的に増加させることを特徴とする上記方法。
IPC (6件)：
H03H 11/26
, H01L 21/822
, H01L 27/04
, H03F 3/45
, H03K 3/354
, H03K 5/13
H03H 11/26 B
, H03F 3/45 B
, H03K 3/354 B
, H03K 5/13
, H01L 27/04 F
