特許
J-GLOBAL ID:201103089385135003
メモリ素子及びその動作方法
発明者:
,
,
,
出願人/特許権者:
代理人 (2件):
渡邊 隆
, 実広 信哉
公報種別:公開公報
出願番号(国際出願番号):特願2010-276764
公開番号(公開出願番号):特開2011-135071
出願日: 2010年12月13日
公開日(公表日): 2011年07月07日
要約:
【課題】メモリ素子及びその動作方法を提供する。【解決手段】メモリセルを含み、該メモリセルは、バイポーラメモリ要素及び双方向スイッチング要素を含み、該双方向スイッチング要素は、該バイポーラ・メモリ要素の両端に連結され、該双方向スイッチング要素は、第1スイッチング要素及び第2スイッチング要素を含み、該第1スイッチング要素は、該バイポーラ・メモリ要素の一端に連結され、第1スイッチング方向を有することができ、該第2スイッチング要素は、該バイポーラ・メモリ要素の他端に連結され、第2スイッチング方向を有することができ、該第2スイッチング方向は、該第1スイッチング方向に反対方向でありうる。【選択図】図1
請求項(抜粋):
メモリセルを含むメモリ素子において、
前記メモリセルは、
バイポーラ・メモリ要素と、
前記バイポーラ・メモリ要素の両端に連結されたものであり、双方向スイッチング特性を有する双方向スイッチング要素と、を含むメモリ素子。
IPC (7件):
H01L 27/105
, G11C 13/00
, H01L 29/47
, H01L 29/872
, H01L 45/00
, H01L 49/00
, H01L 29/861
FI (7件):
H01L27/10 448
, G11C13/00 A
, H01L29/48 F
, H01L29/48 D
, H01L45/00 Z
, H01L49/00 Z
, H01L29/91 F
Fターム (28件):
4M104AA03
, 4M104BB02
, 4M104BB04
, 4M104BB05
, 4M104BB06
, 4M104BB07
, 4M104BB08
, 4M104BB09
, 4M104BB16
, 4M104CC03
, 4M104FF01
, 4M104GG02
, 4M104GG03
, 4M104GG16
, 5F083FZ10
, 5F083GA09
, 5F083GA10
, 5F083GA27
, 5F083GA28
, 5F083HA06
, 5F083JA36
, 5F083JA37
, 5F083JA38
, 5F083JA39
, 5F083JA60
, 5F083LA02
, 5F083ZA12
, 5F083ZA13
前のページに戻る