特許

J-GLOBAL ID：201103089715760066

半導体装置及びその製造方法

発明者： 鴨下 純一
出願人/特許権者： OKIセミコンダクタ株式会社
代理人 (3件)： 前田 実 ,  山形 洋一 ,  篠原 昌彦
公報種別：公開公報
出願番号（国際出願番号）：特願2010-035901
公開番号（公開出願番号）：特開2011-171634
出願日： 2010年02月22日
公開日（公表日）： 2011年09月01日
要約：

【課題】製造コスト削減、サイズ縮小ができる半導体装置及びその製造方法を提供する。【解決手段】半導体装置の製造方法であって、P型Si基板21の主面にトレンチ22を形成することによって、エンハンスメント型FET形成用の幅狭部分とでプレション型FET形成用の幅広部分とを含むアクティブ領域25を形成する工程と、主面の法線に対して30度〜45度の範囲内の注入角で、且つ、注入方向が法線を中心に相対的に回転するように、Si基板21に対してP型不純物を注入して、幅広部分にP型のチャンネルストッパー領域25aを形成すると共に、幅狭部分にP型チャンネル拡散領域25bを形成する工程と、トレンチ22をトレンチ素子分離絶縁層26で埋める工程と、ゲート絶縁膜27を形成する工程と、Si基板21上にN型不純物を注入して第2の部分にN型チャンネル拡散領域28を形成する工程と、ゲート電極29を形成する工程とを有する。【選択図】図8

請求項（抜粋）：

第1導電型の半導体基板の主面にトレンチを形成することによって、第1の幅の第1部分と前記第1の幅より広い第2の幅の第2部分とを含むアクティブ領域を形成する工程と、 前記主面の法線に対して30度〜45度の範囲内の注入角で、且つ、注入方向が前記法線を中心に相対的に回転するように、前記半導体基板に対して第1導電型の第1の不純物を注入して、前記第2の部分に第1導電型のチャンネルストッパー領域を形成すると共に、前記第1の部分に第1の導電型のチャンネル拡散領域を形成する工程と、 前記トレンチを絶縁層で埋める工程と、 前記半導体基板に前記第1導電型とは異なる第2導電型の第2の不純物を注入して、前記第2の部分の前記チャンネルストッパー領域間に第2導電型のチャンネル拡散領域を形成する工程と、 前記第1の部分及び前記第2の部分のそれぞれの上にゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜の上にゲート電極を形成する工程と を有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/823 ,  H01L 27/088 ,  H01L 21/76 ,  H01L 27/08

FI (4件)：

H01L27/08 311A ,  H01L21/76 L ,  H01L21/76 S ,  H01L27/08 331B

Fターム (21件)：

5F032AA34 ,  5F032AA77 ,  5F032AC01 ,  5F032BA02 ,  5F032BA05 ,  5F032BA08 ,  5F032BB01 ,  5F032CA17 ,  5F032DA23 ,  5F032DA33 ,  5F032DA44 ,  5F032DA77 ,  5F048AA01 ,  5F048AA09 ,  5F048AC02 ,  5F048BB03 ,  5F048BB05 ,  5F048BD04 ,  5F048BD10 ,  5F048BG13 ,  5F048BH07