特許
J-GLOBAL ID:201103090173800471

表示装置

発明者:
出願人/特許権者:
代理人 (7件): 河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別:特許公報
出願番号(国際出願番号):特願2000-003615
公開番号(公開出願番号):特開2001-195040
特許番号:特許第4551519号
出願日: 2000年01月12日
公開日(公表日): 2001年07月19日
請求項(抜粋):
【請求項1】 基板上に配置される複数の信号線と、この信号線にトランジスタを介して接続される画素電極とを備え、前記信号線に沿って区分される第1領域及び第2領域を含むアレイ基板と、 前記第1領域の信号線に対応して配置される第1信号線駆動回路と、 前記第2領域の信号線に対応して配置される第2信号線駆動回路と、 入力されたデータ信号に基づく第1データ信号を第1バス配線を介して前記第1信号線駆動回路に供給し、第2データ信号を第2バス配線を介して前期第2信号線駆動回路に供給する制御回路と、を備えた表示装置において、 前記制御回路は、 前記データ信号を、第1データ群と、第2データ群と、第3データ群と、第4データ群と、に分離する分離手段と、 各データ群を一時的に記憶する第1記憶手段及び第2記憶手段と、 各水平走査期間の第1期間に前記第1データ群を前記第1バス配線を介して前記第1信号線駆動回路に出力すると共に前記第3データ群を前記第2バス配線を介して前記第2信号線駆動回路に出力し、第2期間に前記第2データ群を前記第1バス配線を介して前記第1信号線駆動回路に出力すると共に第4データ群を前記第2バス配線を介して前記第2信号線駆動回路に出力する出力制御部と、を含み、 前記第1信号線駆動回路は、前記第1データ群及び前記第2データ群に対応する画像信号を順次出力する第1出力回路と、前記第1出力回路からの前記画像信号を対応する信号線に振り分ける第1切換回路とを含み、 前記第2信号線駆動回路は、前記第3データ群及び前記第4データ群に対応する画像信号を順次出力する第2出力回路と、前記第2出力回路からの前記画像信号を対応する信号線に振り分ける第2切換回路とを含み、 前記出力制御部は、第1のタイミングで前記第1記憶手段に第1データ群を記憶すると同時に前記第2記憶手段に第2データ群を記憶し、続く第2のタイミングで前記第1期間に同期して前記第1記憶手段から第1データ群を出力しながら前記第1記憶手段に第4データ群を記憶すると同時に第3データ群を出力し、続く第3のタイミングで前記第2期間に同期して前記第2記憶手段から第2データ群を出力すると同時に前記第1記憶手段から第4データ群を出力するように制御することを特徴とする表示装置。
IPC (3件):
G09G 3/36 ( 200 6.01) ,  G02F 1/133 ( 200 6.01) ,  G09G 3/20 ( 200 6.01)
FI (6件):
G09G 3/36 ,  G02F 1/133 505 ,  G09G 3/20 611 A ,  G09G 3/20 623 R ,  G09G 3/20 623 V ,  G09G 3/20 631 Z
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る