マルチプロセッサシステム

発明者： , , ,
出願人/特許権者：
代理人 (1件)：中村稔 (外7名)
公報種別：特許公報
出願番号（国際出願番号）：特願平1-338040
公開番号（公開出願番号）：特開平3-211656
特許番号：特許第3026984号
出願日： 1989年12月26日
公開日（公表日）： 1991年09月17日
請求項（抜粋）：

【請求項1】マルチプロセッサシステムにおいて、複数のn個のプロセッサと、複数のm個のメモリと、スイッチマトリックスとを備え、前記メモリの各々は、前記複数のm個のメモリ全てを含む統一メモリ空間内の固有のアドレスの集合を有しており、ここでmはnよりも大であり、前記プロセッサの各々は、前記統一メモリ空間内のアドレスを生成し、そして、多数の異なるプロセスを制御するために前記メモリの少なくとも1個から与えられる命令セットによって動作可能であり、前記m個のメモリの各々の固有のアドレスの集合は、前記m個のメモリの他の前記固有のアドレスの集合とは別個で異なっており、前記m個のメモリの各々の前記固有のアドレス指定可能なメモリ空間は、前記n個のプロセッサの前記所定範囲のアドレス内であり、前記スイッチマトリックスは前記メモリ及び前記プロセッサに接続され、スイッチマトリックスを介してアドレス及びデータの両方を前記プロセッサから前記メモリに選択的に送るようになっており、第1のリンクのセットと、第2のリンクのセットと、複数の叉点とを含み、前記第1のリンクの各々は対応するメモリに接続され、前記第2のリンクの各々は対応するプロセッサに接続され、前記複数の叉点は前記第1のリンクと前記第2のリンクとの間の交点に配置され、叉点の各々は、前記対応するプロセッサによって生成されたアドレスに対して前記第2のリンクを介して応答して、個々にサイクル単位ベースに動作して、前記第1のリンク及び前記第2のリンクを接続し、それによって、もし、前記アドレスが、前記対応するメモリに割り当てられた前記固有のアドレスの集合の範囲内にあるならば、プロセッサにそのメモリへのアクセスを認め、1個よりも多数のプロセッサが、前記対応するメモリの固有のアドレスの集合の範囲内のアドレスを生成する場合には、第1のリンクの各々に接続された前記叉点は共に通信して、優先順位を決定し、それによって、最後に前記メモリへのアクセスが成功したプロセッサが一番低い優先順位を割り当てられ、それによって、前記n個のプロセッサの各々は、サイクルの各々で、前記m個のメモリ内の異なるメモリに同時にアクセス可能であるマルチプロセッサシステム。

IPC (2件)：

G06F 15/173 , G06F 12/06 540

FI (2件)：

G06F 15/173 F , G06F 12/06 540 A

引用特許：

審査官引用 (5件)

特開昭61-288260
特開平1-232463
特開昭64-105642

全件表示

前のページに戻る