パルス信号出力回路およびシフトレジスタ

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2011-043440
公開番号（公開出願番号）：特開2011-205627
出願日： 2011年03月01日
公開日（公表日）： 2011年10月13日
要約：

【課題】安定して動作することが可能なパルス信号出力回路及びそれを含むシフトレジスタを提供することを課題の一とする。【解決手段】第1の出力端子に接続されるトランジスタの一にはクロック信号を与え、第2の出力端子に接続されるトランジスタの一には電源電位を与える。これにより、第2の出力端子を構成するトランジスタの充放電による消費電力を抑制することが可能である。また、第2の出力端子には電源からの電位が供給されることになるため、十分な充電能力を確保することができる。【選択図】図1

請求項（抜粋）：

第1乃至第4のトランジスタと、第1の入力信号生成回路と、第2の入力信号生成回路と、を有し、前記第1のトランジスタの第1の端子と、前記第2のトランジスタの第1の端子とは電気的に接続されて第1の出力端子として機能し、前記第3のトランジスタの第1の端子と、前記第4のトランジスタの第1の端子とは電気的に接続されて第2の出力端子として機能し、前記第1のトランジスタのゲート端子と、前記第3のトランジスタのゲート端子と、前記第1の入力信号生成回路の出力端子と、は電気的に接続され、前記第2のトランジスタのゲート端子と、前記第4のトランジスタのゲート端子と、前記第2の入力信号生成回路の出力端子と、は電気的に接続され、前記第1のトランジスタの第2の端子には第1のクロック信号が入力され、前記第2のトランジスタの第2の端子には第1の電位が与えられ、前記第3のトランジスタの第2の端子には前記第1の電位より高い第2の電位が与えられ、前記第4のトランジスタの第2の端子には前記第1の電位が与えられ、前記第1の入力信号生成回路には、少なくとも第1のパルス信号が入力され、前記第2の入力信号生成回路には、少なくとも第2のクロック信号が入力され、前記第1の出力端子または前記第2の出力端子から、第2のパルス信号を出力するパルス信号出力回路。

IPC (4件)：

H03K 17/687 , H01L 29/786 , H03K 19/017 , G11C 19/00

FI (5件)：

H03K17/687 F , H01L29/78 613Z , H01L29/78 618B , H03K19/00 101F , G11C19/00 J

Fターム (72件)：

5F110AA06 , 5F110AA26 , 5F110BB02 , 5F110BB03 , 5F110CC01 , 5F110CC03 , 5F110CC07 , 5F110DD02 , 5F110DD03 , 5F110DD05 , 5F110DD13 , 5F110DD14 , 5F110DD15 , 5F110DD17 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE14 , 5F110EE28 , 5F110EE30 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF09 , 5F110FF28 , 5F110FF30 , 5F110GG01 , 5F110GG06 , 5F110GG07 , 5F110GG15 , 5F110GG25 , 5F110GG28 , 5F110GG35 , 5F110GG43 , 5F110GG57 , 5F110GG58 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK06 , 5F110HK07 , 5F110HK21 , 5F110NN03 , 5F110NN04 , 5F110NN12 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN34 , 5F110QQ02 , 5F110QQ06 , 5F110QQ19 , 5J055AX21 , 5J055BX16 , 5J055CX27 , 5J055DX12 , 5J055EY21 , 5J055GX01 , 5J055GX02 , 5J055GX04 , 5J055GX07 , 5J055GX08 , 5J055GX09 , 5J056AA04 , 5J056BB49 , 5J056CC18 , 5J056DD12 , 5J056KK01 , 5J056KK02

前のページに戻る