特許
J-GLOBAL ID：201103091909261979
半導体素子収納用パッケージおよび半導体装置
発明者：
,
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願2001-222969
公開番号（公開出願番号）：特開2003-037197
特許番号：特許第3612292号
出願日： 2001年07月24日
公開日（公表日）： 2003年02月07日
請求項（抜粋）：
【請求項1】上側主面に半導体素子が載置される載置部を有する基体と、該基体の上側主面に前記載置部を囲繞するように取着され、側部にその上側を切り欠いた切欠き部または貫通孔から成る入出力端子の取付部が形成された金属枠体と、前記取付部に嵌着されて前記半導体素子と外部電気回路とを電気的に接続する入出力端子とを具備した半導体素子収納用パッケージにおいて、前記入出力端子は、略四角形の誘電体板から成り、上面に1辺から対向する他辺にかけて形成された線路導体を有する平板部と、該平板部の上面に前記線路導体を間に挟んで接合された誘電体から成る立壁部とから構成され、前記平板部の前記線路導体に略平行な両側面および下面が嵌入される溝が上面に形成されている金属基台上に嵌入載置されて該金属基台とともに前記取付部に嵌着されており、前記金属基台は、下側に前記線路導体の線路方向における幅が小さくなっている幅狭部が形成され、該幅狭部の下面が前記基体の上側主面に接合され、かつ前記幅狭部の前記金属枠体の外側に向いた側面が前記金属枠体の内面に接合されていることを特徴とする半導体素子収納用パッケージ。
IPC (1件)：
FI (1件)：
前のページに戻る
