特許
J-GLOBAL ID:201103092511946560
液晶表示装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
森岡 正樹
公報種別:特許公報
出願番号(国際出願番号):特願平11-311573
公開番号(公開出願番号):特開2001-133805
特許番号:特許第4497601号
出願日: 1999年11月01日
公開日(公表日): 2001年05月18日
請求項(抜粋):
【請求項1】 絶縁基板上に少なくともゲート形成金属層、ゲート絶縁膜、及び動作半導体形成層をこの順に積層し、
第1のマスクを用いて前記動作半導体形成層、前記ゲート絶縁膜、及び前記ゲート形成金属層をエッチングして、ゲートバスラインを含む積層パターン及び蓄積容量配線を含む積層パターンを形成し、
前記ゲートバスラインを含む積層パターン及び前記蓄積容量配線を含む積層パターンの形成領域以外の領域に、前記ゲートバスラインを含む積層パターン及び前記蓄積容量配線を含む積層パターンと同じ厚みを有し、前記ゲートバスラインの側壁を絶縁する絶縁膜を形成し、
全面に透明電極材料層を成膜してからその上に第1の金属膜を形成し、
第2のマスクを用いて前記第1の金属膜及び前記透明電極材料層をエッチングして、ドレインバスラインと、ゲート電極として機能する前記ゲートバスラインの領域を前記ドレインバスラインとで挟み込むドレイン電極と、前記ドレイン電極に対向するソース電極を兼ねる画素電極とを形成すると共に、前記ゲートバスライン上の前記ドレイン電極及びソース電極間の領域の前記動作半導体形成層を露出させて動作半導体層を形成し、前記蓄積容量配線上の画素間素子分離領域の前記動作半導体形成層を露出させ、
前記ドレイン電極上の前記第1の金属膜上に第2の金属膜を形成すると共に、電気メッキにより前記ドレイン電極及びソース電極間の前記動作半導体形成層上及び前記画素電極に前記第2の金属膜より薄い第3の金属膜を形成し、
前記第2及び第3の金属膜をマスクとして前記画素間素子分離領域上の前記動作半導体形成層をエッチングにより除去した後、前記第3の金属膜を除去する工程を含むこと
を特徴とする液晶表示装置の製造方法。
IPC (5件):
G02F 1/1368 ( 200 6.01)
, G02F 1/1343 ( 200 6.01)
, G09F 9/30 ( 200 6.01)
, H01L 21/336 ( 200 6.01)
, H01L 29/786 ( 200 6.01)
FI (4件):
G02F 1/136
, G02F 1/134
, G09F 9/30 338
, H01L 29/78 612 D
引用特許:
前のページに戻る