特許
J-GLOBAL ID：201103092748958199
半導体試験装置及び遅延時間測定方法
発明者：
出願人/特許権者：
代理人 (1件)：
渡辺 喜平
公報種別：特許公報
出願番号（国際出願番号）：特願2000-264026
公開番号（公開出願番号）：特開2002-071759
特許番号：特許第4346225号
出願日： 2000年08月31日
公開日（公表日）： 2002年03月12日
請求項（抜粋）：
【請求項1】遅延部により出力信号に所望の遅延時間を与えるタイミング補正回路と、このタイミング補正回路からの信号がセット信号として入力されるフリップフロップとを、メインフレーム内に備え、
前記フリップフロップの出力信号を試験対象の半導体集積回路が搭載されたパフォーマンスボードへ出力し、かつ、このパフォーマンスボードから戻ってきた帰還信号を出力するテストヘッドを、前記メインフレーム外に備え、
前記半導体集積回路の外部端子に接続される前記パフォーマンスボード上の配線による遅延時間をTDR法により測定するため、前記帰還信号を、前記フリップフロップに前記セット信号として入力させる第一ループ回路を備えた半導体試験装置であって、
前記帰還信号を前記フリップフロップにリセット信号として入力させる、前記メインフレーム内で前記第一ループ回路から分岐する第二ループ回路を備え、
前記第二ループ回路による遅延時間を、前記第一ループ回路による遅延時間よりも短くし、かつ、前記パフォーマンスボード上の配線の往復による遅延時間よりも長くした
ことを特徴とする半導体試験装置。
IPC (1件)：
FI (1件)：
前のページに戻る
