特許
J-GLOBAL ID：201103093029879453
出力バッファ回路
発明者：
出願人/特許権者：
代理人 (1件)：
安富 耕二 (外1名)
公報種別：特許公告
出願番号（国際出願番号）：特願平1-153272
公開番号（公開出願番号）：特開平3-019423
出願日： 1989年06月15日
公開日（公表日）： 1991年01月28日
請求項（抜粋）：
【請求項1】電源と接地との間に一対のPチャンネル型及びNチャンネル型のMOSトランジスタが直列に接続され、両MOSトランジスタの接続点が出力端子に接続されると共に、直列接続された複数段のインバータが各MOSトランジスタのゲートに夫々接続されてなる出力バッファ回路に於いて、上記Nチャンネル型のMOSトランジスタのゲートに接続されるインバータ列の最終段から偶数段目のインバータの入力側と接地との間にNチャンネル型の第1及び第2のMOSトランジスタが直列に接続され、第1のMOSトランジスタのゲートが上記出力端子に接続されると共に第2のMOSトランジスタのゲートが電源に接続される第1の電位制御手段と、上記Nチャンネル型のMOSトランジスタのゲートに接続されるインバータ列の最終段のインバータの出力側と接地との間にPチャンネル型の第3のMOSトランジスタ及びNチャンネル型の第4のMOSトランジスタが直列に接続され、第3のMOSトランジスタのゲートが接地されると共に第4のMOSトランジスタのゲートが上記第1及び第2のMOSトランジスタの間に接続される第2の電位制御手段と、を備えたことを特徴とする出力バッファ回路。
IPC (2件)：
H03K 19/0185
, H03K 17/16 H 9184-5J
