特許
J-GLOBAL ID：201103093733344182
半導体集積回路装置のキャパシタ構造およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
岩佐 義幸
公報種別：特許公報
出願番号（国際出願番号）：特願平11-038732
特許番号：特許第3028959号
出願日： 1999年02月17日
請求項（抜粋）：
【請求項1】半導体基板上の所定領域を露出させるコンタクトホールを有する絶縁膜パターンと、前記コンタクトホールを通して露出された半導体基板と接続されるスタックキャパシタ下部電極とを備え、前記スタックキャパシタ下部電極の表面をHSG(半球状グレイン)-Si化した半導体集積回路装置のキャパシタ構造において、前記スタックキャパシタ下部電極の上面のみをHSG-Si化し、前記スタックキャパシタ下部電極の側面に酸化膜等の絶縁膜のサイドウォールを有するメモリセル構造を備え、前記スタックキャパシタ下部電極が互いにショートしないようにしたことを特徴とする半導体集積回路装置のキャパシタ構造。
IPC (2件)：
H01L 27/108
, H01L 21/8242
