特許
J-GLOBAL ID：201103094038824552
フリップフロップ回路
発明者：
出願人/特許権者：
代理人 (1件)：
机 昌彦 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-364700
公開番号（公開出願番号）：特開2000-332582
特許番号：特許第3519330号
出願日： 1999年12月22日
公開日（公表日）： 2000年11月30日
請求項（抜粋）：
【請求項1】 第1の差動対を構成し、各ベースに互いに反転したクロック信号が入力されるトランジスタ(Q1,Q2)と、これらトランジスタ(Q1,Q2)のエミッタ側に接続され、ベースにリセット信号が入力されるトランジスタ(Q7)と、第2の差動対を構成し、前記第1の差動対を構成するトランジスタのうち一方のトランジスタのコレクタに各エミッタが共通に接続され、互いに反転した出力信号を出力する各出力端子に各コレクタがそれぞれ接続されると共に、各ベースに互いに反転したデータ信号が入力されるトランジスタ(Q3、Q6)と、互いのコレクタとベースとがそれぞれ交差接続され、各コレクタが前記各出力端子に接続され、前記第1の差動対を構成するトランジスタのうち他方のトランジスタのコレクタに各エミッタが共通に接続されるトランジスタ対(Q4、Q5)とを有し、前記クロック信号に同期して前記データ信号が保持され、前記リセット信号によりリセットされるECL論理回路よりなるフリップフロップ回路であって、第3の差動対を構成し、各ベースに互いに反転した信号が入力されると前記クロック信号をバッファ出力するトランジスタ(Q8,Q9)と、一端がこれらのトランジスタ(Q8,Q9)のコレクタに接続され出力振幅に寄与する抵抗(R3,R4)とを有するクロック信号出力用の差動回路と、第4の差動対を構成するトランジスタ(Q12,Q13)の各ベースに互いに反転したリセットの信号が入力されるとともに、一方のトランジスタ(Q12)のコレクタが前記抵抗(R3,R4)の他端に共通に接続され、他方のトランジスタ(Q13)のコレクタが前記トランジスタ(Q7)のベースに接続されるリセット信号出力用の差動回路とを備えることを特徴とするフリップフロップ回路。
IPC (1件)：
FI (1件)：
前のページに戻る
