特許
J-GLOBAL ID：201103094276301886
アレイ処理動作
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
本城 雅則
, 本城 吉子
公報種別：特許公報
出願番号（国際出願番号）：特願2002-530986
特許番号：特許第4380987号
出願日： 2001年09月26日
請求項（抜粋）：
【請求項1】 メモリ・デバイスに結合されるプロセッサから構成される装置であって、前記プロセッサは、M個のデータ・エレメントを並列に処理するために形成された複数の実行ユニットを含むパイプライン、および、N/M個の機械語命令に応答して極限値を求めてN個のデータ・エレメントのアレイを探索するようにパイプラインに指示するために形成された制御ユニットを含み、前記機械語命令に応答して前記パイプラインは、
単一のフェッチ・サイクル中に単一のデータ量として前記N個のデータ・エレメントのアレイからM個のデータ・エレメントを引き出し、
前記引き出されたM個のデータ・エレメントを、対応するM個の現在の極限値と同時に比較し、前記比較に基づいて前記M個の現在の極限値に関連するアキュミュレータおよびポインタを更新し、前記ポインタは前記N個のデータ・エレメントのアレイ内の極限値のアドレスを示す情報を格納するためのM個のポインタ・レジスタを含み、
前記N/M個の機械語命令の結果を分析して、前記アレイ内の極限値の値および位置を識別し、前記極限値は、前記アレイ内で1回以上発生する極限値を含み、かつ、前記アレイ内の前記極限値の位置は、前記アレイ内で前記1回以上発生する極限値の最初の発生および最後の発生のうちの予め定める1つの位置を含む、
ことを特徴とする装置。
IPC (4件)：
G06F 7/02 ( 200 6.01)
, G06F 9/30 ( 200 6.01)
, G06F 9/38 ( 200 6.01)
, G06F 15/80 ( 200 6.01)
G06F 7/02 M
, G06F 9/30 350 A
, G06F 9/38 370 X
, G06F 15/80
