特許

J-GLOBAL ID：201103094397962006

半導体装置の製造方法

発明者： 中村 裕子
出願人/特許権者： 株式会社東芝
代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2009-142609
公開番号（公開出願番号）：特開2010-287861
出願日： 2009年06月15日
公開日（公表日）： 2010年12月24日
要約：

【課題】低コストで微細パターンを形成可能な半導体装置の製造方法を提供する。【解決手段】本発明の半導体装置の製造方法は、被加工体10上に第1のレジスト11を形成し、第1のレジスト11をパターニングする工程と、第1のレジスト11のパターニングの後、被加工体10上に第2のレジスト12を形成し、第2のレジスト12に対する選択的露光、ベーク及び現像を行い、その現像時に被加工体10上に残っている第1のレジスト11を除去するとともに、第2のレジスト12の一部を選択的に除去して、第2のレジスト12をパターニングする工程と、パターニングされた第2のレジスト12をマスクにして被加工体10を加工する工程と、を備える。【選択図】図1

請求項（抜粋）：

被加工体上に第1のレジストを形成し、前記第1のレジストに対する選択的露光、ベーク及び現像を行い、前記第1のレジストをパターニングする工程と、 前記第1のレジストをパターニングした後、前記被加工体上に第2のレジストを形成し、前記第2のレジストに対する選択的露光、ベーク及び現像を行い、前記第2のレジストの一部を選択的に除去すると共に、前記被加工体上に残っている前記第1のレジストを除去して前記第2のレジストをパターニングする工程と、 前記パターニングされた前記第2のレジストをマスクにして前記被加工体を加工する工程と、 を備えたことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/027 ,  H01L 21/768 ,  H01L 21/320 ,  H01L 21/28

FI (5件)：

H01L21/30 514A ,  H01L21/90 A ,  H01L21/88 B ,  H01L21/28 D ,  H01L21/30 502C

Fターム (11件)：

4M104DD06 ,  4M104DD62 ,  4M104HH14 ,  5F033HH11 ,  5F033MM01 ,  5F033QQ01 ,  5F033QQ02 ,  5F033QQ09 ,  5F033QQ37 ,  5F033XX03 ,  5F046AA11