特許

J-GLOBAL ID：201103095424006690

半導体装置の製造方法

発明者： 安原 正典
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：特許公報
出願番号（国際出願番号）：特願平1-185353
公開番号（公開出願番号）：特開平3-050722
特許番号：特許第2817226号
出願日： 1989年07月18日
公開日（公表日）： 1991年03月05日
請求項（抜粋）：

【請求項1】半導体基板に設置されたP型不純物層及びゲート電極より構成されるPチャネル型MOSトランジスタと、前記半導体基板に設置されたN型不純物層及びゲート電極より構成されるNチャネル型MOSトランジスタと、前記Pチャネル型MOSトランジスタ及び前記Nチャネル型MOSトランジスタ上に設置された絶縁膜と、を有する半導体装置の製造方法であって、前記Pチャネル型MOSトランジスタの前記P型不純物層上と前記Nチャネル型MOSトランジスタの前記N型不純物層上とにある前記絶縁膜にコンタクトホールを形成する工程、前記Pチャネル型MOSトランジスタの前記P型不純物層上に形成された前記コンタクトホールをマスクするマスクパターンを形成する工程、前記マスクパターン形成後、前記Nチャネル型MOSトランジスタの前記N型不純物層上に形成された前記コンタクトホールより露出している前記N型不純物層をドライエッチング処理する工程、を有することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/28 ,  H01L 21/28 301 ,  H01L 21/3205 ,  H01L 21/8238 ,  H01L 27/092

FI (4件)：

H01L 21/28 A ,  H01L 21/28 301 A ,  H01L 21/88 P ,  H01L 27/08 321 F