特許

J-GLOBAL ID：201103096518350626

半導体装置の製造方法及び基板処理方法及び基板処理装置

発明者： 王 杰 ,  笠原 修 ,  湯浅 和宏 ,  西田 圭吾
出願人/特許権者： 株式会社日立国際電気
公報種別：公開公報
出願番号（国際出願番号）：特願2010-038599
公開番号（公開出願番号）：特開2011-176095
出願日： 2010年02月24日
公開日（公表日）： 2011年09月08日
要約：

【課題】汚染物やパーティクルがシリコン膜等を有する基板に混入することにより基板の品質や半導体装置の性能が劣化することを抑制し、表面粗さの小さいシリコン膜を形成する。【解決する手段】基板にシリコン膜を形成する膜形成工程と、前記シリコン膜に酸化種を供給し、前記シリコン膜を熱処理し前記シリコン膜の表層を酸化シリコン膜に改質する改質工程と、前記酸化シリコン膜を除去する除去工程と、を有する半導体装置の製造方法を提供することで上記課題を解決する。【選択図】図2

請求項（抜粋）：

基板にシリコン膜を形成する膜形成工程と、 前記シリコン膜に酸化種を供給し、前記シリコン膜を熱処理し前記シリコン膜の表層を酸化シリコン膜に改質する改質工程と、 前記酸化シリコン膜を除去する除去工程と、 を有する半導体装置の製造方法。

IPC (2件)：

H01L 21/205 ,  H01L 21/20

FI (2件)：

H01L21/205 ,  H01L21/20

Fターム (32件)：

4K030AA06 ,  4K030BA30 ,  4K030CA04 ,  4K030CA12 ,  4K030DA08 ,  4K030FA10 ,  4K030GA04 ,  4K030GA06 ,  4K030LA15 ,  5F045AA03 ,  5F045AA15 ,  5F045AB03 ,  5F045AB04 ,  5F045AF03 ,  5F045CA05 ,  5F045CA15 ,  5F045DP19 ,  5F045DP28 ,  5F152AA13 ,  5F152AA14 ,  5F152CC08 ,  5F152CD13 ,  5F152CE05 ,  5F152CE13 ,  5F152CE25 ,  5F152CE26 ,  5F152CF04 ,  5F152CF13 ,  5F152DD09 ,  5F152EE14 ,  5F152EE15 ,  5F152FF21

引用特許：

審査官引用 (3件)

• 多結晶薄膜トランジスタの製造方法
  公報種別：公開公報   出願番号：特願2000-299164   出願人：株式会社東芝
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-182428   出願人：株式会社東芝
• 多結晶半導体膜の形成方法
  公報種別：公開公報   出願番号：特願平5-154133   出願人：三洋電機株式会社