特許
J-GLOBAL ID：201103096725372508
磁気メモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
宮園 博一
公報種別：特許公報
出願番号（国際出願番号）：特願2001-332280
公開番号（公開出願番号）：特開2002-260377
特許番号：特許第3768143号
出願日： 2001年10月30日
公開日（公表日）： 2002年09月13日
請求項（抜粋）：
【請求項1】第1磁性層と、前記第1磁性層に絶縁障壁層を介して対向配置され、前記第1磁性層よりも反転しにくい第2磁性層とを含む強磁性トンネル効果を示す第1記憶素子および第2記憶素子と、前記第1および第2記憶素子にそれぞれ接続される第1および第2トランジスタとからなるメモリセルと、
前記第1および第2トランジスタの制御端子に接続されたワード線と、
前記第1トランジスタを介して前記第1記憶素子に接続されたビット線と、
前記第2トランジスタを介して前記第2記憶素子に接続され、前記ビット線とビット線対を構成する反転ビット線と、
前記ビット線と前記反転ビット線とに接続された増幅器と、
前記第1記憶素子の第2磁性層と、前記第2記憶素子の第2磁性層とが接続され、前記ワード線への信号の立ち上げタイミングに応じて、前記第1記憶素子の第2磁性層と前記第2記憶素子の第2磁性層との電位を接地電位に引き下げるための補助ワード線とを備え、
前記ビット線、前記反転ビット線および前記補助ワード線を所定の電位に設定した後、前記ワード線への信号の立ち上げタイミングに応じて、前記補助ワード線の電位を引き下げることによって、前記第1記憶素子の第2磁性層と前記第2記憶素子の第2磁性層との電位を接地電位に引き下げるとともにその際に、前記第1記憶素子および前記第2記憶素子の抵抗値の差に起因して前記ビット線と前記反転ビット線との間に過渡的に発生する電位差を前記増幅器を用いて読み出す、磁気メモリ装置。
IPC (5件)：
G11C 11/14 ( 200 6.01)
, G11C 11/15 ( 200 6.01)
, H01L 27/105 ( 200 6.01)
, H01L 21/8246 ( 200 6.01)
, H01L 43/08 ( 200 6.01)
G11C 11/14 Z
, G11C 11/15
, H01L 27/10 447
, H01L 43/08 Z
