特許
J-GLOBAL ID:201103096913980833

マイクロプロセッサ搭載回路の試験方法

発明者:
出願人/特許権者:
代理人 (1件): 森 哲也 (外3名)
公報種別:特許公報
出願番号(国際出願番号):特願平1-209361
公開番号(公開出願番号):特開平3-071344
特許番号:特許第2599795号
出願日: 1989年08月11日
公開日(公表日): 1991年03月27日
請求項(抜粋):
【請求項1】マイクロプロセッサを搭載した回路の試験方法において、前記回路内に試験用レジスタを設け、試験時に外部パターンジェネレータから停止信号を入力して前記マイクロプロセッサを停止させ、次いで外部パターンジェネレータからマイクロプロセッサの出力信号と等価な等価出力信号を、前記試験用レジスタに入力する任意の信号数に対応させた出力速度で前記回路内に入力すると共に、前記試験用レジスタに対して回路内における任意の信号の取込及び出力命令を入力し、当該試験用レジスタの出力信号に基づいて回路が正常であるか否かを判定することを特徴とするマイクロプロセッサ搭載回路の試験方法。
IPC (1件):
G06F 11/22 340
FI (1件):
G06F 11/22 340 Z
引用特許:
審査官引用 (2件)
  • 特開昭62-011943
  • 特開平1-166138

前のページに戻る