特許

J-GLOBAL ID：201103097832482495

ゼロパワービット回路

発明者： ベンジャミン エイチ.アシュモア,ジェーアール.
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：特許公報
出願番号（国際出願番号）：特願平1-101531
公開番号（公開出願番号）：特開平2-063320
特許番号：特許第2683412号
出願日： 1989年04月20日
公開日（公表日）： 1990年03月02日
請求項（抜粋）：

【請求項1】それのソース-ドレイン通路が読み出し動作中には、電圧源Vccに接続され、プログラミング動作期間中には、プログラミング電圧源Vpp又は基準電圧源Vssに択一的に接続可能であるPチャンネルのトランジスタ1と、該トランジスタの単一レベルのゲートに対して共通接続された単一レベルのゲートを有し、それのソース-ドレイン通路が読み出し動作中には、基準電圧源Vssに接続され、プログラミング動作期間中には、プログラミング電圧源Vppに接続されるNチャンネルのトランジスタ2とから成るプログラム可能なトランジスタ対1、2と、プログラム可能な該トランジスタ対の共通接続されたゲートに対して接続され、該ゲート上での負電荷の在否を検知して該トランジスタ対にプログラムされている状態に対応する信号を生成する検知手段3、4と、を含んで成るセロパワービット回路。

IPC (2件)：

H03K 19/173 ,  H03K 19/0948

FI (2件)：

H03K 19/173 ,  H03K 19/094 B