特許

J-GLOBAL ID：201103097994606104

混合信号集積回路装置

発明者： イアン ジュソ デディック
出願人/特許権者： 富士通株式会社
代理人 (5件)： 石田 敬 ,  鶴田 準一 ,  土屋 繁 ,  西山 雅也 ,  樋口 外治
公報種別：特許公報
出願番号（国際出願番号）：特願2001-336369
公開番号（公開出願番号）：特開2002-280890
特許番号：特許第3902444号
出願日： 2001年11月01日
公開日（公表日）： 2002年09月27日
請求項（抜粋）：

【請求項1】受信された入力信号に応じて出力信号を生成するように動作し、該出力信号の生成をタイミング信号により決められた時点で開始すると共に該タイミング信号に関して遅延時間分だけ遅延された時点で終了させ、少なくとも1つの遅延関与部を含み、該遅延関与部は、これに印加された電源電圧の変化により影響された遅延時間に関与するようになっている信号処理回路と、 前記混合信号集積回路装置が外部電圧電源を使ってそこから外部電源電圧を受け取るときに接続され、該外部電源電圧から前記遅延関与部に加えられる調整後の内部電源電圧を導出するように動作し、さらに、該混合信号集積回路装置内で前記調整後の内部電源電圧以外の電圧が供給される少なくとも1つの回路部分を含む、少なくとも1つの内部電源電圧レギュレータと、を備えることを特徴とする混合信号集積回路装置。

IPC (3件)：

H03K 19/003 ( 200 6.01) ,  H03K 17/00 ( 200 6.01) ,  H03M 1/08 ( 200 6.01)

FI (3件)：

H03K 19/003 C ,  H03K 17/00 L ,  H03M 1/08 B