特許

J-GLOBAL ID：201103098554576846

フラッシュメモリのバイアス構造

発明者： 河 壬 ▲詰▼
出願人/特許権者： 株式会社ハイニックスセミコンダクター
代理人 (1件)： 中川 裕幸
公報種別：特許公報
出願番号（国際出願番号）：特願2000-380246
公開番号（公開出願番号）：特開2001-184885
特許番号：特許第4248742号
出願日： 2000年12月14日
公開日（公表日）： 2001年07月06日
請求項（抜粋）：

【請求項1】 プログラムモードの場合には電源電圧をポンピングし、読出しモードの場合には前記電源電圧を出力するワードラインポンプと、 前記プログラムモードの場合にはワードラインポンプの出力電圧を一定の電圧にレギュレーションし、前記読出しモードの場合には前記電源電圧を特定レベルにレギュレーションして出力する第1電圧調整部と、 前記第1電圧調整部の出力電圧をセルのワードラインへ供給するXデコーダと、 前記プログラムモードの場合及び前記読出しモードの場合に電源電圧をその最小限にレギュレーションしてセルのドレインへ供給する第2電圧調整部と、 を含むことを特徴とするフラッシュメモリのバイアス構造。

IPC (1件)：

G11C 16/06 ( 200 6.01)

FI (3件)：

G11C 17/00 633 D ,  G11C 17/00 632 C ,  G11C 17/00 633 B

引用特許：

審査官引用 (3件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平7-274843   出願人：日本電気株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-326848   出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社
• EPROMメモリアレー用切換グラウンドリード
  公報種別：公表公報   出願番号：特願平10-516619   出願人：マイクロチップテクノロジーインコーポレイテッド