特許

J-GLOBAL ID：201103098772824134

電圧レベル検出回路

発明者： ツェンフア、ワン
出願人/特許権者： エスティー-エリクソン、ソシエテ、アノニム
代理人 (1件)： 勝沼 宏仁
公報種別：特許公報
出願番号（国際出願番号）：特願2001-554075
特許番号：特許第4660680号
出願日： 2000年12月27日
請求項（抜粋）：

【請求項1】 第1の基準電流(Iref1)を発生する第1の基準電流源と、 測定される電圧(VM)から誘導された監視用電流(IM)を発生する監視用 電流源と、 前記第1の基準電流(Iref1)及び前記監視用電流(IM)が入力されるように結合された比較デバイスであって、前記比較器は、前記第1の基準電流と前記監視用電流とを比較して、前記監視用電流が前記第1の基準電流より小さい場合に第1の値を有する測定信号(S)を測定用信号出力から発生し、前記監視用電流が前記第1の基準電流より大きい場合に第2の値を有する測定信号(S)を測定用信号出力から発生する、比較デバイスと、を備え、 前記第1の基準電流発生源は、測定される電圧(VDD)が入力されるように結合されたソースと、バイアス電圧(Vbias)が入力されるように結合されたゲートと、前記比較デバイスに結合されたドレインとを有するトランジスタを含み、前記監視用電流源は、一次電流(Ip)を発生する一次電流源と、前記一次電流源と直列接続されたプロセス感知抵抗と、前記一次電流(Ip)が入力されるように結合された入力及び前記比較デバイスに結合された出力を有し、前記監視用電流(IM)を発生するカレントミラーとを含み、前記一次電流源は、監視される電圧(VDD)に接続されたソースと、バイアス電圧(Vbias)が入力されるように結合されたゲートと、前記プロセス感知抵抗の第1の端子に接続されたドレインとを有するトランジスタを含むことを特徴とする電圧レベル監視回路。

IPC (3件)：

G01R 19/165 ( 200 6.01) ,  H01L 27/04 ( 200 6.01) ,  H01L 21/822 ( 200 6.01)

FI (2件)：

G01R 19/165 J ,  H01L 27/04 F