特許

J-GLOBAL ID：201103098773175857

半導体装置

発明者： 住本 善彦
出願人/特許権者： パナソニック株式会社
代理人 (2件)： 池内 寛幸 ,  佐藤 公博
公報種別：特許公報
出願番号（国際出願番号）：特願2000-010903
公開番号（公開出願番号）：特開2001-203566
特許番号：特許第4313488号
出願日： 2000年01月19日
公開日（公表日）： 2001年07月27日
請求項（抜粋）：

【請求項1】DRAMとロジック部を1チップ内に集積化した半導体装置において、 前記ロジック部が前記DRAMを制御するのに必要な信号を前記ロジック部に供給するための外部入力端子と、 入力データを前記ロジック部に供給するための外部データ入力端子と、 前記DRAMからの出力データを外部に出力するための外部データ出力端子と、 前記ロジック部から出力されたDRAM制御信号および入力データの動作電圧レベルを変換し、前記DRAM制御信号を前記DRAMに出力するレベルシフタと、 前記レベルシフタから出力される入力データと前記DRAMから出力された出力データを前記DRAMから供給されるインターフェース制御信号で制御し、入力データを前記DRAMに出力し、出力データを前記外部データ出力端子と前記ロジック部に出力するインターフェース回路とを備え、 前記ロジック部は低電圧電源で動作することを特徴とする半導体装置。

IPC (5件)：

H03K 19/0175 ( 200 6.01) ,  G06F 15/78 ( 200 6.01) ,  G11C 11/401 ( 200 6.01) ,  H01L 21/822 ( 200 6.01) ,  H01L 27/04 ( 200 6.01)

FI (5件)：

H03K 19/00 101 A ,  G06F 15/78 510 A ,  G11C 11/34 371 Z ,  G11C 11/34 371 K ,  H01L 27/04 U