特許
J-GLOBAL ID：201103099588839150
周期関数生成回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-016960
公開番号（公開出願番号）：特開2000-215029
特許番号：特許第3226884号
出願日： 1999年01月26日
公開日（公表日）： 2000年08月04日
請求項（抜粋）：
【請求項1】 周期関数の符号化サンプリング値系列をROMテーブル変換方式によりディジタル的に生成する回路において、周期関数の1周期の1/4周期分の振幅値を格納する関数ROMと、前記関数ROMのアドレス信号を生成するアドレス生成部とを備え、前記アドレス生成部は、アキュムレータと、外部より任意に設定可能な第1のレジスタと、前記アキュムレータの出力と前記第1のレジスタの出力との加算を行い前記アキュムレータに入力する加算器と、前記加算器の出力のうち最上位から2ビット以外の出力が入力され前記関数ROMのアドレス信号に変換するアドレス変換回路と、前記アドレス変換回路の出力を格納する第2のレジスタと、前記アキュムレータの最上位ビット出力が入力され論理制御を行うゼロクロスフラグ制御回路とを備え、前記第2のレジスタの出力を前記関数ROMのアドレス信号とし、前記関数ROMは前記加算器の出力のうち最上位から2ビット以外のビット数を2の指数とする累乗値に1を加えたアドレス領域を有し、前記関数ROMから読み出された出力と前記ゼロクロスフラグ制御回路の出力とを合わせて符号化サンプリング値系列とすることを特徴とする周期関数生成回路。
IPC (2件)：
FI (2件)：
前のページに戻る
