文献

J-GLOBAL ID：201202201629939345   整理番号：12A0059320

PAL準拠CPLDに対するFSMの面積と速度指向合成

Area and speed oriented synthesis of FSMs for PAL-based CPLDs

著者 (2件)： CZERWINSKI R. (Silesian Univ. of Technol., Inst. of Electronics, Akademicka Str. 16, 44-100 Gliwice, POL) ,  KANIA D. (Silesian Univ. of Technol., Inst. of Electronics, Akademicka Str. 16, 44-100 Gliwice, POL)
資料名： Microprocessors and Microsystems  (Microprocessors and Microsystems)
巻： 36  号： 1  ページ： 45-61  発行年： 2012年02月 
JST資料番号： H0781A  ISSN： 0141-9331  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)

シソーラス用語： *論理合成 ,  *PLD【IC】 ,  *有限状態機械 ,  面積 ,  計算機処理速度 ,  論理素子 ,  最適化 ,  状態割当 ,  オートマトン理論 ,  ベンチマーク ,  CAD【計算機】
準シソーラス用語： *CPLD ,  チップ面積 ,  設計最適化 ,  論理セル

分類 (2件)： CAD,CAM  (JE10000A) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： PAL ,  CPLD ,  面積