文献

J-GLOBAL ID：201202206179252176   整理番号：12A0345279

電界効果制御電荷再生を用いたコンパクトキャパシタレス高速DRAM

A Compact Capacitor-Less High-Speed DRAM Using Field Effect-Controlled Charge Regeneration

著者 (4件)： WAN J. (INP-Grenoble, Grenoble, FRA) ,  LE ROYER C. (CEA-LETI, Grenobie, FRA) ,  ZASLAVSKY A. (Brown Univ., RI, USA) ,  CRISTOLOVEANU S. (INP-Grenoble, Grenoble, FRA)
資料名： IEEE Electron Device Letters  (IEEE Electron Device Letters)
巻： 33  号： 2  ページ： 179-181  発行年： 2012年02月 
JST資料番号： B0344B  ISSN： 0741-3106  CODEN： EDLEDZ  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： メモリデバイスとしては,高集積密度で高速であることが要求され,そのために種々の方式が提案されている。本レターでは,高速,コンパクトおよびリフレッシュ可能メモリとして,簡素化電界効果制御デバイスの利用を実験的に示した。すなわち,電界効果制御バリア変調と電荷再生機構を利用したFD-SOIでのコンパクト,キャパシタレスDRAMである。それは,ゲート電圧とドレインバイアス電圧を保持時間5秒を達成するために,従来のDRAMより低い1.1Vにスケールダウンした。シミュレーションにより,アクセス時間は1ns以下であることを示した。

シソーラス用語： *DRAM ,  *電場効果 ,  コンデンサ ,  保持時間 ,  ゲート【半導体】 ,  ドレイン【半導体】 ,  縮小 ,  呼出時間
準シソーラス用語： アクセス時間 ,  キャパシタ ,  スケールダウン ,  バイアス電圧 ,  *電界効果

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： 電界効果 ,  電荷 ,  DRAM