文献

J-GLOBAL ID：201202207015450011   整理番号：12A1217002

VLSI設計周期の設計ルールの交換

Replacing design rules in the VLSI design cycle

著者 (2件)： HURLEY Paul (IBM Res., Zurich) ,  KRYSZCZUK Krzysztof (IBM Res., Zurich)
資料名： Proceedings of SPIE  (Proceedings of SPIE)
巻： 8327  ページ： 83270B.1-83270B.6  発行年： 2012年 
JST資料番号： D0943A  ISSN： 0277-786X  CODEN： PSISDG  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 既存の設計ルール検査(DRC)手法の欠点を検討し,代替手法を提案した。DRCは,永年にわたる以前の技術ノードの発見的開発の遺産であり,扱いにくくなり,実用性がなくなってきた。他のエキスパートシステム用途に関する描画を提案した。これにより,長いルールリストを強力でコンパクトな非決定論的分類および予測ツールに交換することに成功した。このように構成された印刷適応性予測分類子の潜在的な応用シナリオに関する見識を述べた。

シソーラス用語： 印刷適性 ,  規則 ,  設計 ,  *超LSI ,  フォトリソグラフィー ,  信号処理 ,  機械学習
準シソーラス用語： 設計ルール ,  VLSI設計 ,  *VLSI

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： VLSI設計 ,  周期 ,  設計 ,  ルール