文献

J-GLOBAL ID：201202207125670696   整理番号：12A1485247

FPGAのための帯域幅感度意識型アービトレーション

Bandwidth-Sensitivity-Aware Arbitration for FPGAs

著者 (3件)： HAO Lu (Univ. Florida, FL, USA) ,  STITT Greg (Univ. Florida, FL, USA) ,  STITT Greg (NSF Center for High-Performance Reconfigurable Computing, FL, USA)
資料名： IEEE Embedded Systems Letters  (IEEE Embedded Systems Letters)
巻： 4  号： 3  ページ： 73-76  発行年： 2012年09月 
JST資料番号： W2282A  ISSN： 1943-0663  CODEN： ESLMAP  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,大量のメモリ帯域を要求する超並列回路の実装に用いられるFPGAのための帯域幅感度意識型アービトレーション手法を提案した。帯域感度を考えるために既存の欲張りヒューリスティックスについて議論を行い,ここで提案した帯域感度意識型(BSA)ヒューリスティックスを提案した。その中でBSAヒューリスティックの概要を示し,シミュレーテッドアニーリングの利用について論じた。提案BSAヒューリスティックをC言語で実装し,BSAを用いて帯域割当を決定し,VHDLアービトレータの生成を行った。その条件の下での提案方式の評価実験を行い,アプリケーションの事例研究を用いた評価を行い,シミュレーションによるアービトレーションの結果を示した。その中で,Yangと比較した形のBSAアプリケーションの高速化,ストリーミング/ノンストリーミングに対するMPEG符号化/復号化のためのBSAアプリケーションの高速化,YangおよびRRとの比較におけるBSAアプリケーションの高速化の結果を示し,それが6.5倍程度になることを確認し,提案手法の有効性を示した。

シソーラス用語： *計算機システム ,  *専用プロセッサ ,  *FPGA ,  *超並列処理 ,  高速化 ,  入出力制御 ,  帯域幅 ,  評価試験 ,  事例研究 ,  応用プログラム ,  発見的方法
準シソーラス用語： アービトレーション ,  アプリケーション ,  ヒューリスティクス ,  *埋込みシステム

分類 (4件)： オペレーティングシステム  (JD03020J) ,  専用演算制御装置  (JC04030Y) ,  半導体集積回路  (NC03162T) ,  ディジタル計算機方式一般  (JC02010O)

タイトルに関連する用語 (5件)： FPGA ,  帯域幅 ,  感度 ,  意識 ,  アービトレーション